Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | 6 | 7 |
| 8 | 9 | 10 | 11 | 12 | 13 | 14 |
| 15 | 16 | 17 | 18 | 19 | 20 | 21 |
| 22 | 23 | 24 | 25 | 26 | 27 | 28 |
| 29 | 30 |
Tags
- 프라임프로브
- depth-wise convolution
- PRMIE ABORT
- mean pooling
- 의존성
- 캐시 사이드채널
- 부채널 공격
- side-channel
- 사이드채널
- cache side-channel
- min pooling
- prime abort
- down-sampling
- dilated convolution
- out-of-order
- transient execution attack
- PRIME+PROBE
- Logical address
- 프라임 프로브
- depth-wise separable convolution
- PRIME+ABORT
- clflush
- depthwise convolution
- 로스함수
- depthwise separable convolution
- cpu
- 캐시 사이드 채널
- down sampling
- 캐시사이드채널
- cache side channel
Archives
- Today
- Total
목록Architecture/Mesh connection (1)
컴공과블로그
Mesh Interconnect
Dai, Miles, et al. "Don't Mesh Around:{Side-Channel} Attacks and Mitigations on Mesh Interconnects." 31st USENIX Security Symposium (USENIX Security 22). 2022. 멀티코어 프로세서에서 On-chip Interconnect는 물리적 코어, 공유 캐시 및 메모리 컨트롤러를 연결한다. 2000년대 후반부터 Intel은 ring bus로 알려진 링 인터커넥트 아키텍처를 사용해 왔습니다. 그러나 인텔의 하이엔드 프로세서의 코어 수가 증가함에 따라 확장성 문제가 드러났고 이로 인해 인텔은 Mesh Interconnect를 개발하게 되었다. 이 Interconnect는 2016년 Knights ..
Architecture/Mesh connection
2022. 11. 30. 11:26